ACS Nano：扫描激光退火实现原子层MoTe2场效应晶体管和单片逻辑电路

研究背景

原子薄过渡金属硫族化合物(TMDCs)已被研究并用于各种2D纳米电子器件。以TMDCs作为沟道材料的2D场效应晶体管(FET)，例如MoS₂ n-FET和WSe₂ p-FET，已显示出非常有前景的功能和性能。p型和n型FET是实现2D集成电路的基本构建模块。晶体管极性的合理控制和操控对于在单个TMDCs材料平台上构建互补逻辑集成电路非常需要，类似于硅基CMOS。然而，随着这些晶体的沟道厚度接近单层或少层，实现互补p型和n型FET对的常规技术，例如离子注入和掺杂扩散，无论多么温和，都变得繁琐或不切实际。可能的解决方案包括许多正在探索的非常规原子掺杂和表面改性技术，例如分子掺杂、表面电荷转移或电子掺杂、电激活、聚焦激光辐照和深紫外线（DUV)辐照。另一种途径是通过栅控实现静电掺杂，其中2D沟道中可能占主导地位的载流子类型通常由肖特基势垒(SB)调节和支配。然而，调整SB高度的最新方法仅限于采用具有不同功函数的接触金属。

成果介绍

有鉴于此，近日，美国凯斯西储大学Philip X.-L.Feng教授和Liu Xia（共同通讯作者）等报道了一种灵活且高精度的扫描激光退火方法，通过局部激光退火和修改肖特基接触在组成晶体管中可靠地指定p型和n型输运极性，从而在原子薄的MoTe₂上实现2D单片互补逻辑电路。原始p型场效应晶体管(FET)在源/漏金电极上可控激光退火后转变为n型场效应晶体管，表现出96.5 cm² V^-1 s^-1（迄今为止已知的最高）的迁移率和10⁶的开/关比。对MoTe₂ FET中这种按需极性配置的阐明和验证进一步支持基本逻辑电路的构建和演示，包括反相器和NOR门。这种用于配置单片互补逻辑集成电路的无掺杂、空间精确的扫描激光退火方法可以实现2D半导体中的可编程功能，显示出增材制造、可扩展2D电子器件的潜力。文章以“Atomic Layer MoTe₂ Field-Effect Transistors and Monolithic Logic Circuits Configured by Scanning Laser Annealing”为题发表在著名期刊ACS Nano上。

图文导读

图1.具有背栅和顶栅的MoTe₂肖特基势垒场效应晶体管(SB FET)，其极性通过肖特基接触的聚焦激光退火而改变。（a）双栅控MoTe₂ FET的示意图。（b）代表性器件的光学显微镜图像。（c）激光退火下MoTe₂-Au接触的界面及其相应的能带图。（d&e）在V_DS=0.1 V时激光退火前后顶栅分支和背栅分支的I_D-V_GS特性。（f）单个扫描激光探头可以直接在同一MoTe₂薄膜上根据需要编写和配置各种单片互补逻辑电路的示意图。

表面输运在2D FET中占主导地位，因为当施加栅极电压时，全局静电栅控会在半导体表面附近实现载流子积累。金属-半导体(M-S)接触的特性决定了累积载流子的输运。由于界面态的影响，2D半导体总是与源/漏(S/D)电极形成肖特基接触。因此，在2D FET中设计SB高度可以决定哪种类型的载流子可以通过沟道，从而改变晶体管的极性。在此，本文提出了一种通过使用MoTe₂-Au接触的空间可控聚焦激光退火将FET极性从p型变为n型来改变SB高度的方法。本文在薄MoTe₂ FET中设计了双全局栅极，如图1a所示。双栅MoTe₂ FET由h-BN层作为顶栅电介质、SiO₂作为背栅电介质和薄石墨(Gr)作为顶栅组成。h-BN/MoTe₂ FET的俯视光学显微照片（图1b）显示了不同堆叠层的独特颜色。图1c显示了激光退火处理应用于MoTe₂-Au结构以改变界面材料性质。图1d和e显示FET的顶栅和背栅分支在激光退火之前都表现出空穴传导（p型）。随着栅极电压变化，顶栅晶体管的I_D-V_GS输出特性在激光退火后表现出电子传导（n型）行为。背栅场效应管在激光退火后表现出极性从p型变为n型的相同现象。图1f给出了采用这种局部激光退火来配置和验证的逻辑门（OR、反相器、NAND）的示意图。 

图2.顶栅MoTe₂ p-FET和n-FET的电学特性和性能及其相应的能带图分析。（a）激光退火前顶栅MoTe₂ FET的I_D-V_DS和I_D-V_GS特性。（b）激光退火后同一晶体管的I_D-V_DS和I_D-V_GS特性。（c）激光退火过程中具有水平源极-栅极-漏极结构的晶体管的相应静电栅控能带图。（d）n型MoTe₂ FET电子场效应迁移率的比较。

系统研究了顶栅MoTe₂ FET的电学性能，如图2所示。图2a显示了激光退火前器件的I_D-V_DS和I_D-V_GS特性，场效应空穴迁移率≈7.57 cm² V^-1 s^-1。激光退火后，电子特性表现出相反的行为，n型传导的开/关电流比I_on/I_off>10⁶，如图2b所示。极性的变化表现为SB高度的变化：ϕ_SB,p>ϕ_SB,n。图2b中的曲线看起来就像图2a中曲线的镜像，展示了从p-FET到n-FET的清晰极性变化。n型MoTe₂ FET的电子迁移率计算为96.5 cm² V^-1 s^-1，这是迄今为止报道的最高电子迁移率值。这些结果表明，在肖特基接触的聚焦激光退火前后，MoTe₂器件通过全局静电栅控分别起到p型FET和n型FET的作用。从载流子输运的角度来看，激光退火过程中MoTe₂晶体管的电子特性使用V_GS<V_th,p、V_th,p≤V_GS≤V_th,n和V_GS>V_th,n处的能带图进行解释，如图2c所示。由于内置的Te过量，认为MoTe₂最初是p型材料，这表明费米能级(E_F)应该更接近价带。在激光退火前，空穴的肖特基势垒高度(ϕ_SB,p)低于电子的肖特基势垒高度(ϕ_SB,n)，导致V_GS<V_th,p时处于导通状态，而在激光退火后ϕ_SB,p增加且ϕ_SB,n减小，对应于Au-MoTe₂的功函数减小。当V_GS>V_th,n时，晶体管导通，呈现n型传导。如图2d所示，迄今为止报道的实现n型MoTe₂ FET的方法包括本征n型MoTe₂、化学掺杂、表面电荷转移掺杂(SCTD)和接触工程。本文的n型MoTe₂ FET表现出比先前研究更高的迁移率。此外，由于库仑杂质散射增强，层数较少（<12层）的MoTe₂ FET表现出较低的迁移率。 

图3.激光退火过程中肖特基势垒(SB)高度的提取和能带图分析。（a&b）激光退火前后SB高度的栅极电压依赖性。（c）在接触上扫描激光写入前后电子和空穴的SB高度值比较。（d）Au-MoTe₂可能的界面结构，包括原子位置和DFT计算的局部电子波概率密度。（e）Au-MoTe₂从头算的功函数。（f）在初始状态和激光退火过程中垂直MoTe₂-Au接触的能带图。

SB高度由阿伦尼乌斯图的斜率确定，并绘制为V_GS的函数（图3a和b）。从图3a中，提取出激光退火前p型晶体管的真实肖特基势垒高度约为0.3 eV。从图3b可以看出，激光退火后晶体管电子的肖特基势垒高度约为0.2 eV。因此，在激光退火时，空穴的SB高度从ϕ_SB,p=0.3 eV增加到0.7 eV，而电子的SB高度从ϕ_SB,n=0.6 eV减少到0.2 eV（图3c）。这些结果清楚地提供了直接和确定性的证据，通过在接触上进行激光写入可以修改电子/空穴的相对SB高度。

为了进一步了解在激光退火下观察到的SB高度变化，对Au-MoTe₂界面的电子波函数概率密度和功函数进行第一性原理计算，如图3d和e所示。计算了可能的界面结构，结果表明，Au-MoTe₂界面的有效功函数为4.36 eV。该值介于裸Au(5.1 eV)和MoTe₂(4.1 eV)之间，表明激光退火后Au-MoTe₂界面上的SB高度降低。从局部态密度图中可以看出相当多金属诱导的间隙态(MIGS)，并且MIGS随着Au和MoTe₂之间的距离增加而减小。此外，通过分析激光退火过程中MoTe₂在Au上的能带排列（图3f），表明MoTe₂-Au界面与裸Au界面相比表现出较低的功函数，导致电子的SB高度(ϕ_SB,n)减小并低于空穴(ϕ_SB,p)。 

图4.MoTe₂-Au肖特基接触的光谱表征。（a）激光退火前后Au电极上单层(1L)MoTe₂的拉曼分析。（b）SiO₂衬底上1L MoTe₂的拉曼光谱。（c&d）Au电极和SiO₂衬底上少层MoTe₂薄片的XPS光谱。

随后，通过材料的光谱表征阐明了晶体管极性变化的潜在机制（图4）。通过拉曼光谱和XPS研究了单层(1L)MoTe₂和Au电极的界面。如图4a所示，与原始区域相比，激光加热的MoTe₂区域表现出明显的拉曼峰位移（向右）。相比之下，SiO₂衬底上1L MoTe₂的拉曼数据显示在激光退火前后没有峰移（图4b）。根据之前退火对其他2D材料影响的研究，估计激光退火后MoTe₂在Au接触上的拉曼位移是由一些相互作用引起的，例如合金化或杂化，从而改变了接触处的有效功函数和肖特基势垒。MoTe₂-Au的相互作用通过XPS进一步验证，XPS峰位移显示在图4c中，而相比之下，SiO₂上的MoTe₂在激光退火后没有XPS峰位移（图4d）。处理后结合能的降低表明了MoTe₂-Au界面的相应变化。 

图5.单片MoTe₂反相器及其性能。（a）由MoTe₂沟道、h-BN电介质和Gr顶栅组成的MoTe₂反相器的光学显微镜图像。（b）反相器电路示意图和电极的详细视图。（c）从p-FET和n-FET测量的I_D-V_GS特性。（d）MoTe₂互补反相器在不同电源电压下的电压传输特性(VTC)。（e）从反相器测得的小信号电压增益高达g=48。（f）反相器的动态开关能力。

接下来，利用激光退火引起的晶体管极性变化，在单个MoTe₂薄片上实现单片MoTe₂互补反相器。图5a显示了双栅MoTe₂互补反相器的光学显微镜图像。反相器的范德华异质结由Gr（顶部）作为顶部栅极，h-BN（中间）作为电介质，以及MoTe₂（底部）作为p型和n型FET沟道。如图5b所示，电极I与Gr薄片连接为V_IN，而V_DD施加到电极II。电极III（作为V_OUT）和电极IV（作为接地GND）的右半部分由聚焦激光探头（785 nm，13.2 mW）照射。如图5c所示，在电极上激光退火后，电极II和III之间的沟道（II-III沟道）保持p型，电极III和IV之间的沟道（III-IV沟道）切换到n型。两个FET的转移特性都显示出~10⁶的高开/关电流比。反相器是一个“NOT”逻辑门，其输出呈现与其输入相反的逻辑电平。在图5d中观察到清晰的反相器操作，用于在逻辑“1”（~V_DD）和逻辑“0”（0 V）之间切换。当V_IN处于V_DD（逻辑状态“1”）时，n-FET导通，因此V_OUT下降到接近0 V（逻辑状态“0”）。当V_IN被下拉至零（逻辑状态“0”）时，V_OUT接近电源电压V_DD（逻辑状态“1”），表示输入/输出信号完全反转。中间过渡区的斜率提供了小信号电压增益的测量值，表示V_OUT对V_IN变化的响应度。如图5e所示，在2.5 V的电源电压(V_DD)下实现了∼48的最高小信号电压增益。反相器由施加到栅极的电压方波进行切换，这会导致输出电压以π的相位差同步振荡，如图5f所示。 

图6.单片MoTe₂互补NOR逻辑电路和测试性能。（a）(i)NOR逻辑电路；(ii)由两个串联p-FET和两个并联n-FET组成的MoTe₂互补NOR逻辑的横截面示意图。（b）NOR电路预定义电极的光学显微镜图像。（c）NOR电路的光学显微镜图像。（d）NOR逻辑的时域输出，用(0,0)和(0,1)输入测量。（e）NOR逻辑的时域输出，用(1,0)和(1,1)的输入测量。（f）NOR逻辑电路的实测真值表。

最后，在MoTe₂上单片构建了一个逻辑NOR电路，包括两个串联的p-FET和两个并联的n-FET，如图6a所示。与之前的研究不同，这里的所有FET仅涉及MoTe₂和相同的接触金属(Au)，并且n型FET根据需要通过直接激光退火从初始p-FET转化而来。首先，将MoTe₂薄片转移到预制电极上，如图6b所示。随后，h-BN层被转移到MoTe₂的顶部并完全覆盖它。接下来，三个Gr薄片被转移到h-BN层的顶部以桥接到顶栅电极。图6c突出显示了NOR电路的范德华堆叠结构。重叠结构旨在维持S/D电极上的静电栅控，以操控整个沟道和MoTe₂-Au结中的载流子积累。两个顶栅独立偏置，背栅接地。通过将两个p-FET（P1和P2）串联和两个n-FET（N1和N2）并联，成功实现了标准的单片NOR电路，如图6d和e中输出电压(V_out)与输入电压(V_in,A和V_in,B)的关系图所示。这种单片互补的MoTe₂电路精确地遵循NOR逻辑(A+B)，并且可以清楚地观察到两个逻辑状态（1和0）。真值表中汇总的数据（图6f）表明NOR逻辑计算是在单个MoTe₂薄片上实现的，表明局部激光退火方法对于配置和实现单片2D集成电路非常有效和灵活。

总结与展望

本文开发了一种无掺杂方法，通过局部扫描激光退火和修改SB高度来空间配置SB FET的输运极性，从而在同一MoTe₂薄膜上以单片方式按需实现p型和n型FET。这种方法与沟道材料的初始掺杂无关。n-FET由p-FET转化而来，并且实现了10⁶的高开/关电流比和高达96.5 cm² V^-1 s^-1的高迁移率。单层MoTe₂与Au电极在其接触上相互作用的光谱研究直接验证了MoTe₂-Au的特征，并且其SB高度修改通过温度相关的漏电流测量和第一性原理计算得到证实。此外，将极性变化方法应用于具有设计逻辑功能的多个晶体管，可以实现单片MoTe₂互补、高增益反相器和NOR电路。这种灵活、局部、高度精确的晶体管极性改变方法有望将2D FET和阵列合理地配置到具有越来越复杂性和功能性的大规模集成电路中。

文献信息

Atomic Layer MoTe₂ Field-Effect Transistors and Monolithic Logic Circuits Configured by Scanning Laser Annealing

(ACS Nano,2021,DOI:10.1021/acsnano.1c07169)

文献链接：https://pubs.acs.org/doi/10.1021/acsnano.1c07169